RT Box

The New HIL Platform for Power Electronics

PLECS RTボックスは、パワエレ用アプリケーションに特化して設計されたリアルタイムシミュレータです。多数のアナログおよびデジタル入力/出力チャネルと、SoC(CPUコア搭載FPGA)により、リアルタイムでハードウェア・イン・ザ・ループ(HIL)および、ラピッド・コントロール・プロトタイピング(RCP)を実行/処理します。

RT Box front view

HILS(Hardware-in-the-Loop Simulations)

PLECS RT BoxはHILシミュレーションにおいて、電力変換器等のパワエレ機器のエミュレートに使用されます。 電力変換器としては、シンプルなDC/DCコンバータや、交流電動機システム、複雑なマルチレベルインバータシステム等が適用可能です。 シミュレーションによる検証対象は、PLECS RT Boxに接続される制御ハードウェアになります。 この設定によって、実際の電力変換ハードウェアを接続せずに、より簡単に制御ハードウェアの検証が可能になります。

通常、制御ハードウェアの入力信号は、電圧/電流センサから出力されるアナログ信号となります。 HILシミュレーションでは、これらの信号が、PLECS RT Boxのアナログ出力チャンネルから出力されます。 速度測定用ホール効果センサー等のデジタル信号は、PLECS RT Boxのデジタル出力チャンネルから出力されます。

パワエレ用途の制御器は、個別のパワー半導体を制御するために多数のPWM信号を生成します。 PWM信号は、PLECS RT Boxのデジタル入力によって、10ns以下の時間分解能で検出可能です。 検出された入力データを適用して、PLECS RT Boxは電力変換器をエミュレートし、数マイクロ秒後、アナログ信号で、その計算結果を出力します。 I/O入出力の短い遅延時間によって、接続された制御ハードウェアは、実際の変換器システムが実装されているように動作します。

RCP(Rapid Control Prototyping)

他の用法として、PLECS RT Boxを、 電力変換器の制御器ハードウェアとして使用することも可能です。 この場合、電圧/電流センサは、PLECS RT Boxのアナログ入力に接続されます。 デジタル出力は、パワー半導体のPWM信号を生成するために使用されます。 大半のMCUと比べて、PLECS RT Boxは、 多数のアナログ/デジタルチャンネル、 速いサンプリングレート、高性能CPUをサポートしており、 他の統合した制御システム開発ソリューションと比べ、 より高いパフォーマンスの恩恵を得ることが可能になります。

PLECS RT Boxを2台使用する場合、BTB(Back To Back)の完全システムをテストすることが可能になります。 この場合、1台は電力変換器をエミュレートし、もう1台は制御器となります。

外部H/W接続用インターフェイス

外部ハードウェアとの接続用インターフェイスとして、ブレークアウトボードとインターフェイスカードセットが用意されています:

Analog and Digital Breakout Board

PLECS RT Boxの仕様

プロセッサ

PLECS RT Boxのチップは、FPGAと2つのCPUコアによって構成されている、Zynq system-on-chip(Xilinx社)が採用されています。 I/OチャンネルとCPU間でのデータ通信に対し、FPGAとCPUの統合によって、ULL(Ultra Low Latency)を実現します。 1つのCPUがユーザーとの通信に使用されている間、他の1つのCPUはリアルタイムシミュレーションに使用されます。

アナログI/O

PLECS RT BoxのADC(Analog-to-Digital Converter)と、DAC(Digital-to-Analog Converter)は、 どちらも、2Mspsのサンプル・レートと16ビットの分解能がサポートされています。 入/出力は、工業用電圧範囲に調整可能です。 全てのI/Oは、放電(ESD:Electro-Static Discharge)、 短絡、突発的な過電圧印加に対して、保護機能がサポートされています。

アナログ入力は、コモンモードEMI(Electro-Magnetic Interference)を抑制する、差動入力です。 必要な場合は、シングルエンド入力も対応可能です。

デジタルI/O

デジタルI/Oは通常、PWM信号の検出/生成に使用されますが、 汎用のデジタルI/O信号として使用することも可能です。 このデジタル信号は、5Vおよび3.3Vの信号レベルで互換性があります。

PLECSシミュレータとの連係

PLECS RT Boxは、「PLECS Standalone」と「PLECS Coder」が実行可能なホストコンピュータと連係して使用します。 PLECS Coderは、PLECS RT Boxのリアルタイムシミュレーションで実行するため、 仮想空間上のPLECSシミュレーションモデルを、Cコードへ自動で変換します。 ホストコンピュータ上のPLECSシミュレーションモデルは、 外部モードを使用して、PLECS RT Boxのリアルタイムシミュレーションと接続可能です。 これにより、PLECS RT Boxのシミュレーション結果を、 ホストコンピュータ上の「PLECS Scope」に表示し、 パラメータの設定を、より簡単に変更することが可能になります。

技術仕様詳細

     RT Box 1       RT Box 2       RT Box 3   
プロセッサ Xilinx Zynq Z-7030 ZU9EG 
  CPU cores 2 x 1 GHz 4 x 1.5 GHz
アナログル入力 チャンネル数 16 32
  分解能 16ビット(同時サンプリング)
  電圧範囲 -10 ... 10 V
  -5 ...   5 V
  入力方式 差動入力
  Max. sample rate 2 Msps 5 Msps
  Input impedance 1 MΩ, 24 pF
  Connector D-SUB 37 pin male
アナログ出力 Channels 16 32
  Resolution 16 bit, simultaneous update
  Voltage ranges -10 ... 10 V
    0 ... 10 V
  -5 ...   5 V
    0 ...   5 V
  最大サンプルレート 2 Msps 5 Msps
  出力インピーダンス 0 Ω
  最大出力電流 10 mA
  接続端子 37ピンD-subコネクタ(メス)
デジタル入力 チャンネル数 32 64
  ロジック・レベル 3.3 V (5 V tolerant)
  接続端子 37ピンD-subコネクタ(オス)
デジタル出力 チャンネル数 32 64
  ロジック・レベル 3.3 V
5 V
  接続端子 37ピンD-subコネクタ(メス)
レゾルバ 入力/出力数 –/– 1/1 2/2
  接続端子   9ピンD-subコネクタ(オス/メス)
I/O 保護 短絡 Permanent
  過電圧 -24 ... 24 V
接続方法 Gigabit Ethernet 1 2
  SFP+ interconnects
6.25 Gbps per lane
4 8
  Industrial Ethernet 2
  CAN bus 2
  RS 232/422/485 2
  USB A 2.0/3.0 1/– –/1
  DisplayPort 1
ストレージ Internal SSD 480 GB
  Firmware SD card
電源
(内臓)
100 ... 240 Vac
50 ... 60 Hz
50 VA 65 VA 100 VA
サイズ 奥行 x 幅 310 x 250 mm
  高さ 100 mm 145 mm

チュートリアル資料

RTボックスの設定/操作方法を解説した動画(英語)は、こちら です。

導入費用

PLECS RT Box2および3は2020年中頃にリリース予定です。 為替・関税手数料等の影響で、販売価格は各国によって異なっていますので、 現地通貨による販売金額は、各国の販売代理店にお問い合わせください。