RT Box 2

複雑なモデルに対するマルチコア処理

RT Box 2は、複雑なパワエレ回路モデルのHILSを高速化します。物理的に分割可能なサブシステムで構成されているモデルの場合は並列処理機能を適用可能です。RT Box 2にはレゾルバ用のアナデジIOと、データ保存用のSSDが追加されています。

より多くのアナログ・デジタルI/Oを使用可能なリアルタイムプラットフォームをお探しの場合は、RT Box 3 のご利用をお勧めします。

プロセッサ

RT Box 2は、最新世代のZynq Ultrascale + MP SoC(Xilinx社)を採用しています。 4つのCortex-A53 CPUコアから、最大で3つのCPUをリアルタイムシミュレーションの計算に使用可能で、残りのコアは通信と補助サービス用として組み込みLinuxを実行します。 現時点ではZynq Ultrascale + 内のFPGAは、ADCとデジタルI/Oの制御のみに使用されていますが、今後のPLECS CoderおよびRT Boxファームウェアのアップデートによって、サブマイクロ秒程度のタイムステップを適用してシミュレーションモデルの一部を計算可能になります。

アナログI/O

RT Box 1 と比較した場合、アナログI/Oの最速サンプルレートは5Msps、アナログ出力の整定時間は0.5μsになり高速化されました。

リゾルバI/O

RT Box 2でHILSを実行する場合、最大10MHzのアナログ帯域幅で磁気レゾルバをエミュレート可能です。さらに、制御アプリケーション用として回転角算出用のレゾルバ-デジタルコンバータが実装されています。

技術仕様詳細

プロセッサ Xilinx Zynq Ultrascale+ ZU9EG 
  CPUコア 4 x ARM Cortex-A53, 1.5 GHz
アナログ入力 チャンネル数 16
  分解能 16 ビット(同時サンプリング)
  電圧範囲 -10 ... 10 V
  -5 ...   5 V
  入力方式 差動入力
  サンプルレート 5 Msps
  入力インピーダンス 1 MΩ, 24 pF
  接続端子 37ピン D-subコネクタ(オス)
アナログ出力 チャンネル数 16
  分解能 16 ビット(同時サンプリング)
  電圧範囲 -10 ... 10 V
    0 ... 10 V
  -5 ...   5 V
    0 ...   5 V
  サンプルレート 5 Msps
  出力インピーダンス 0 Ω
  出力電流 10 mA
  接続端子 37ピン D-subコネクタ(メス)
デジタル入力 チャンネル数 32
  ロジックレベル 3.3 V (5 V tolerant)
  接続端子 37ピン D-subコネクタ(オス)
デジタル出力 チャンネル数 32
  ロジックレベル 3.3 V
5 V
  接続端子 37ピン D-subコネクタ(メス)
リゾルバ 入力/出力 1/1
  接続端子 9ピン D-subコネクタ(オス/メス)
I/O保護 短絡 Permanent
  過電圧 -24 ... 24 V
接続方法 Gigabit Ethernet 2
  SFP+ interconnects
6.25 Gbps per lane
8
  Industrial Ethernet 2 (EtherCAT)
  CAN bus 2
  RS 232/422/485 2
  USB A 3.0 1
  ディスプレイポート 1
ストレージ 内蔵SSD 480 GB
  ファームウェア SD card
電源(内蔵) 100 ... 240 Vac
50 ... 60 Hz
65 VA
サイズ(mm) 奥行 x 幅 310 x 250
  高さ 100

全てのRT Boxで、技術仕様の違いを確認するには 仕様比較表 を参照して下さい。